RISC-V

RISC-V (phát âm là "risk-năm") là một kiến trúc tập lệnh (ISA) phần cứng nguồn mở dựa trên các nguyên tắc máy tính với tập lệnh đơn giản hóa (RISC) đã thiết lập.Dự án bắt đầu vào năm 2010 tại Đại học California, Berkeley, nhưng nhiều người đóng góp là tình nguyện viên không liên kết với trường đại học.[2]Từ tháng 3 năm 2019, phiên bản 2.2 của không gian người ISA dùng bị đóng băng, cho phép hầu hết sự phát triển phần mềm được tiến hành. ISA đặc quyền có sẵn dưới dạng bản nháp 1.10. Một đặc tả gỡ lỗi có sẵn dưới dạng bản nháp 0.13.1.[3]

RISC-V

Encoding Variable
Endianness Bi[1]
Open Yes
General purpose 16, 32 (including one always-zero register)
Type Load-store
Kiến trúc RISC
Nhà thiết kế University of California, Berkeley
Branch Compare-and-branch
Floating point 32 (optional)
Phiên bản 2.2
Ra mắt 2010
Bits 32, 64, 128
Mở rộng M, A, F, D, Q, C

Tài liệu tham khảo

WikiPedia: RISC-V http://svn.clifford.at/handicraft/2019/rvlonginsn/... http://www.adapteva.com/andreas-blog/analyzing-the... http://www.electronicsweekly.com/news/business/cod... http://www.fpga-cores.com/ http://www.fpga-cores.com/instant-soc/ http://www.fpga-cores.com/instant-soc/risc-v/ http://linleygroup.com/press_detail.php?The-Linley... http://www-inst.eecs.berkeley.edu/~cs152/sp14/hand... http://www.eecs.berkeley.edu/~yunsup/papers/hwacha... http://www.eecs.berkeley.edu/~yunsup/papers/predic...